先冻结电气事实#

重画原理图前，最麻烦的通常是先定一份电气基线。

这次我把可运行的 AC 网表当作事实来源。里面已经明确了几件事：

• 第一个运放是高通输出和求和级。
• 第二个运放输出带通。
• 第三个运放输出低通。
• 输入、高通反馈、低通反馈一起进入第一个运放的求和节点。
• 带通输出通过一个分压支路回到第一个运放的同相端，用来控制 Q。
• 两个积分器分别由输入电阻和反馈电容构成。

有了这份基线，后面移动元件、改线时才知道该核对哪些连接关系。

主路径要让人一眼看懂#

状态变量滤波器适合按从左到右的信号路径画：

1
Vin -> R1 -> OA1 / HP -> R4 -> OA2 / BP -> R5 -> OA3 / LP

这条主路径应该尽量用真实连线表达。主干全靠标签跳转时，读者会被迫在图纸上搜索节点名，很难顺着电路行为理解结构。

我更愿意把标签留给三类位置：

• 电源轨，比如正负电源。
• 地和重复出现的公共节点。
• 如果强行画线会造成明显交叉和拥挤的反馈路径。

主信号链能画出来，就应该画出来。

积分器要像一个模块#

状态变量滤波器的可读性，很大程度来自两个积分器是否清楚。

第二个运放那一级，输入电阻从高通输出进入反相端，反馈电容从输出绕回反相端，输出标成带通。第三个运放同理，只是输入来自带通，输出变成低通。

如果这两个局部反馈环画得很散，读者就只能通过元件名猜它是积分器。更好的画法是让电阻、运放、反馈电容形成一个紧凑的局部块。这样报告里不用写很多解释，图本身就能说明“这里是一级积分”。

这也是我后来越来越在意实验报告图纸的原因：好图能减少文字负担，坏图会逼正文替它解释。

求和节点不能压成一条线#

第一个运放的反相端是整张图最容易乱的地方。输入支路、低通反馈、高通反馈都要汇到这里。如果为了省空间把三个电阻压成一排，图纸会看起来很整齐，但读者反而更难看出“这是求和节点”。

更合理的做法是把三条支路分开进来：

• 输入电阻从左侧进入。
• 高通反馈从输出附近回到求和点。
• 低通反馈从低通输出回到求和点。

三条线的汇合点要明确，元件别重叠，节点别藏在运放符号下面。这个位置一旦画清楚，整个滤波器的反馈关系就清楚很多。

Q 控制支路要和主链分开#

带通输出回到第一个运放同相端的支路，和主信号链不是一类东西。

它更像一个控制支路：从带通节点取信号，通过一个电阻进入同相端，再由另一个电阻到地。这个支路如果混在主链线束里，读者会以为它也是级联路径的一部分。

我更喜欢把它画成靠近第一个运放的竖向小分支。它不抢主路径，但位置足够明显，能让人看出 Q 的调节不只发生在两个积分器里，也和第一级同相端反馈有关。

指令区也是图纸的一部分#

LTspice 原理图里经常会塞很多 .param、.ac、.meas 指令。这些指令会直接生成报告里的指标，所以也算图纸内容的一部分。

但它们也不能穿过电路主体。更稳的方式是把参数、扫描范围、测量语句集中放在图纸下方，让电路图和验证入口都可读。

这次整理时还遇到过一个典型问题：同一份仿真入口里出现了重复 AC 分析指令，LTspice 直接报错。这个错误和电路拓扑无关，但报告里引用的仿真结果也就没法复现。

所以重画原理图时，我会把指令区也纳入检查：

• 参数值是否和已验证网表一致。
• AC 扫描范围是否只出现一次。
• 测量项是否对应报告里要证明的指标。
• 图纸导出的网表是否仍然能跑。

这比“线条更漂亮”重要得多。

图纸修改也要有回归测试#

原理图重画最怕的是视觉上更顺，电气上悄悄变了。

我会把检查拆成两步：

1. 从新原理图导出网表，检查关键连接关系有没有变。
2. 用已验证的 AC 仿真入口跑一遍，确认高通、带通、低通和带宽测量仍然落在预期范围。

我通常会同时看网表和仿真结果：网表确认连接没有改错，仿真结果确认报告要用的指标还在原来的范围内。

对实验报告来说，这就是最小回归测试。

原理图要能解释报告结果#

LTspice 原理图放进报告后，就不再只是运行入口的截图。

状态变量滤波器这类实验里，主路径、两个积分器、求和节点、Q 控制支路和指令区都画清楚，读者才容易跟上后面的测量结果。

图画清楚以后，报告读者能顺着电路结构看到仿真设置、测量结果和最后的结论，不用在节点名和截图之间来回猜。