专题

EDA 自动化与可公开部分

Virtuoso、Spectre、SKILL 和 EDA 工具自动化的公开记录。

Virtuoso Spectre 公开样例
8
文章
3
专栏
4
来源

推荐从这里读

模拟电路实验也该整理成可复现实验仓库

把实验笔记、HSPICE/LTspice 网表、仿真结果和报告素材放在一起,课程结束后仍可查阅。

2026-05-29 实验 开始阅读

Reading Path

三步读完这个专题

  1. 1 模拟电路实验也该整理成可复现实验仓库 把实验笔记、HSPICE/LTspice 网表、仿真结果和报告素材放在一起,课程结束后仍可查阅。
  2. 2 仿真跑不出来时,我现在会查工具链 HSPICE、LTspice 没结果,不一定是电路错了。我会看许可证、日志、网表和分析类型。
  3. 3 数字 IC 版图作业最后别只剩截图 这次我把原理图、版图、DRC、LVS、RCX 和报告材料按顺序排好,后面补报告时少了很多回忆成本。
实验 GitLaughs/analog-circuit-labs
模拟电路实验也该整理成可复现实验仓库
把实验笔记、HSPICE/LTspice 网表、仿真结果和报告素材放在一起,课程结束后仍可查阅。
1529 字
|
8 分钟
模拟电路实验仓库中设计笔记、仿真网表、结果文件和报告素材的组织流程图
实验 analogexp/simulation-troubleshooting
仿真跑不出来时,我现在会查工具链
HSPICE、LTspice 没结果,不一定是电路错了。我会看许可证、日志、网表和分析类型。
1344 字
|
7 分钟
电路仿真失败排查流程示意图
课程 digital-ic-layout-course/local-report-evidence
数字 IC 版图作业最后别只剩截图
这次我把原理图、版图、DRC、LVS、RCX 和报告材料按顺序排好,后面补报告时少了很多回忆成本。
1474 字
|
7 分钟
数字 IC 版图作业从原理图、版图、DRC、LVS、RCX 到报告交付的流程图
项目 GitLaughs/codex_virtuoso_workspace_public
EDA 自动化经验要公开,得先知道哪些不能放
整理 codex_virtuoso_workspace_public 时,我把可公开材料、必须删掉的材料和占位样例分开处理。
2344 字
|
12 分钟
公开 EDA 自动化仓库的检查门示意图,代码样例、文档和校验脚本通过检查后进入公共仓库
实验 analogexp/state-variable-filter
重画 LTspice 状态变量滤波器原理图
状态变量滤波器已经跑通以后,我又把 LTspice 电路重新排版,并核对拓扑、测量指令和网表结果。
1651 字
|
8 分钟
状态变量滤波器原理图从网表基线、左到右布局、积分器模块到验证日志的整理流程
实验 analogexp/state-variable-filter
状态变量滤波器实验:我差点把峰值当成通带增益
这次整理状态变量滤波器报告时,我发现 HP/LP 的通带增益和 BP 的中心峰值不能混着读,尤其是 Q=10 时,10 kHz 附近的峰值很容易误导判断。
1050 字
|
5 分钟
状态变量滤波器三路输出幅频响应示意图
项目 GitLaughs/virtuoso-cli
做 EDA 自动化时,我不想重写一套 EDA 工具
脚本和 agent 调 Virtuoso 时,我更关心 session、日志、结构化输出和失败后能不能查清楚。
1741 字
|
9 分钟
终端 CLI 通过 Rust daemon 桥接到 Virtuoso SKILL 和 Spectre 仿真的流程图
实验 analogexp/exp3_wien_bridge_oscillator
文氏桥振荡器调参,别把不收敛当成电路失败
调文氏桥振荡器仿真时,模型收敛、频率电阻和稳幅网络要分开判断。先让仿真稳定跑起来,再谈频率误差和幅度限制。
1436 字
|
7 分钟
文氏桥振荡器仿真调参从模型收敛、频率微调到稳幅电阻扫描的流程图