原理图和版图要成对出现#

我现在整理这类材料时，会先把原理图和版图按单元配对。

比如反相器是一组，传输门是一组，锁存器又是一组。每一组里至少要能回答：

• 这个单元的功能是什么。
• 原理图里有哪些关键晶体管或门级结构。
• 版图里这些结构大概对应在哪里。
• 输入、输出、电源、地和控制信号是否能在图上看出来。

如果原理图和版图分散在两个目录里，报告写到后面就会变成找图。找图本身不难，但它会不断打断思路。

更稳的方式是按单元建立小包。每个小包里放原理图、版图和后续检查结果。这样写报告时，就不用从文件堆里捞材料，而是按一个个单元顺着展开。

DRC 证明版图规则没有明显违规#

DRC 的作用很直接：检查版图有没有违反工艺设计规则。

课程作业里，很多人会把 DRC 当成最后贴图的步骤。不过我更愿意把它放在版图完成后的第一道门。

因为 DRC 失败时，后面先别急着讲功能。间距、宽度、重叠、接触孔、金属层这些基础规则如果没过，版图还没资格进入下一步验证。

报告里写 DRC，不需要把每条规则展开成教程。关键是说明：

1
检查对象是什么
2
使用了哪类规则检查
3
最终是否 clean
4
如果曾经有错误，最后如何收敛

这一节不用炫工具界面，写清楚版图已经通过基本工艺规则检查就够了。

LVS 证明画出来的是原来那个电路#

DRC 过了，只能说明版图“看起来合法”。它还不能证明这个版图就是原理图里的电路。

这就是 LVS 的位置。

LVS 比较的是版图抽取出来的连接关系和原理图网表是否一致。少接一根线、漏接一个 bulk、晶体管尺寸或并联结构不对，都可能让版图在 DRC 上看着正常，却在功能上不是原来的电路。

所以我会把 LVS 当成第二道门：

1
DRC clean：版图规则基本合法
2
LVS match：版图连接关系对应原理图

这两句话别混。DRC 不是 LVS，LVS 也不能替代 DRC。

报告里可以在截图旁边补一句：DRC 管规则，LVS 管连接关系。这样比只贴 “LVS passed” 清楚。

RCX 让版图从理想电路回到物理电路#

RCX 往往是学生报告里最容易被弱化的一步。

前面的原理图仿真更像理想连接。版图完成以后，金属线、电容、寄生电阻都会回到电路里。RCX 的意义就是把这些寄生影响抽出来，让后仿真或评估更接近真实版图。

有些课程不会要求细算 RCX 后的性能变化，但至少要交代：寄生参数已经从版图里抽出来了，后面的判断不能再只按理想连线看。

我会把 RCX 放在“版图验证之后、最后交付之前”，因为它对应的是物理实现对原电路的影响。

截图命名比想象中重要#

这类报告素材一多，命名会直接影响后续效率。

我更喜欢用这种顺序：

1
cell_schematic
2
cell_layout
3
cell_drc
4
cell_lvs
5
cell_rcx

同一个 cell 的材料靠名字自然排在一起。报告要插图时，不需要靠缩略图猜，也不需要打开每张图确认。

如果命名只写“latest”“final”“new”，短期省事，长期一定混乱。尤其是版图经常会有多个迭代：修 DRC 前、修 LVS 前、RCX 后。没有清楚命名，最后很难解释哪张图对应最后结果。

课程作业也是工程交付。工程交付最怕“最后那个版本应该是这个吧”。

报告结构按验证链写#

我会把数字 IC 版图报告按验证链组织，而不是按截图出现顺序组织。

一个比较清楚的结构是：

1. 说明单元功能和设计目标。
2. 给出原理图，说明关键连接。
3. 给出版图，说明布局和端口。
4. 给出 DRC 结果，证明规则检查通过。
5. 给出 LVS 结果，证明版图和原理图一致。
6. 给出 RCX 或后仿真线索，说明寄生抽取已经纳入。
7. 最后总结遇到的问题和修正。

这个结构有一个好处：每张图都有位置，每个位置都有问题要回答。报告不会变成“下面依次展示几张截图”。

截图要能接上前一步#

这次整理下来，我最大的感受是：截图本身不难凑，难的是让每张图都能接上前一步。

以后再整理这类课程材料，我会先按单元建包，再按 schematic -> layout -> DRC -> LVS -> RCX 排序。报告写到最后，也能回头确认每张图对应的是哪个版本、哪一步检查。